基于无机分子晶体薄膜的晶圆级范德华电介质

范德华(vdW)电介质是具有介电特性并受范德华力影响的材料，通常集成在电子设备中，因为它们有助于保持二维半导体材料的特性。然而，到目前为止，制造这些材料并将它们与半导体集成已被证明具有挑战性，主要是因为合成它们需要复杂的技术，例如机械剥离或气相沉积工艺。

华中科技大学和其他研究所的研究人员最近设计了一种替代策略，使用无机分子晶体薄膜在晶圆级制造vdW电介质。这一策略在NatureElectronics上发表的一篇论文中提出，为wdW薄膜的制造开辟了新的可能性，进而可能导致各种高性能2D设备的发展。

“这篇论文最初的灵感来自我们之前的一项研究工作，”进行这项研究的研究人员通过电子邮件告诉TechXplore。“2019年，我们在NatureCommunications上发表了一篇论文。在那项工作中，我们报道了超薄Sb2O3晶体薄片的生长。”

翟天佑及其同事在之前的工作中介绍的超薄晶体薄片具有独特且非常有趣的结构，与石墨烯和MoS2等二维材料的层状结构有很大不同。Sb2O3晶体不是分层排列，而是由具有笼状结构的微小分子组成，它们都通过vdW相互作用相互连接。

研究人员说：“当我们意识到将介电材料与二维半导体集成以构建高性能器件的困难时，我们开始考虑使用我们的无机分子晶体的可能性。”“我们最近研究的目标是解决二维设备开发中长期存在的问题。”

范德华电介质本质上是在其表面上没有悬空键的电介质材料。翟和他的同事发现，这种没有悬挂键的情况最终允许它们与二维半导体集成，从而可以用于开发高性能设备。

以Sb2O3薄膜为电介质的MoS2FET的示意图和光学图像，以及FET的传输特性曲线。信用：翟等人。

“我们利用了无机分子晶体的特殊晶体结构，”研究人员解释说。“由于vdW相互作用较弱，小分子可以很容易地蒸发而不会造成结构损失。这意味着分子在蒸发沉积过程中会升华，然后这些蒸发的分子沉积在目标基板上，形成薄膜。”

与之前提出的大多数电介质制造策略相比，Zhai和他的同事设计的制造方法具有可扩展性，并且可以很容易地用于生产晶圆级薄膜。此外，它还极大地简化了vdW电介质与2D材料的集成。

“我认为这项工作最重要的成就是我们开发了一种全新的方法来解决我们研究领域的一个重要问题，即关注二维材料的领域，”研究人员说。“通过利用无机分子晶体的特殊结构，我们开发了一种制造vdW薄膜的新方法。”

未来，新的制造方法可以大规模生产基于二维半导体的高性能器件。值得注意的是，他们设计的热蒸发策略也与当前的互补金属氧化物半导体(CMOS)制造工艺兼容。

在开发新的制造方法时，翟和他的同事从他们之前工作中报道的Sb2O3晶体薄片的独特分子结构中汲取了灵感。因此，到目前为止，他们只将其应用于这些薄片。

在他们未来的工作中，他们希望确定其他具有相似结构和潜在更有利特性的无机材料，例如更大的不良间隙、介电常数和击穿电压，以及更低的电流泄漏率。这可能有助于进一步提高2D设备的性能。

研究人员补充说：“希望在我们接下来的研究中，我们能够确定一种类似的材料，可以支持制造具有与最先进的SiMOSFET相当的性能的二维器件。”“同时，我们也在尝试研究这种vdW薄膜的基本特性，特别是纳米级厚度的薄膜。自从我们的工作发表以来，一些研究人员与我们联系并要求我们与我们合作。我们可以当我们的努力与其他研究人员的想法相结合时，我们无法预测我们将来会做什么，但我们认为我们将在不久的将来进行许多研究。”

标签：