与传统技术相比 碳纳米管器件和集成电路的性能优势

半导体碳纳米管首次在实际电子性能上超过硅基CMOS器件和类似尺寸的电路。5月22日，北京大学电子系碳基电子学研究中心、纳米器件理化教育部重点实验室张志勇-彭练矛研究组在国际顶级学术期刊《科学》 (Science)上发表了一篇论文，题为《基于高密度半导体阵列碳纳米管的高性能电子学”》(面向高性能电子学的定向排列、高密度半导电碳纳米管阵列)。

本文描述了在4英寸衬底上制备高密度高纯度半导体阵列碳纳米管材料，突破了碳纳米管集成电路的关键材料瓶颈。张志勇论文说，研究团队实际上已经能够在8英寸晶片上制备这种碳纳米管，并开发了全自动纯化和组装设备，完全具备了大规模生产的技术积累。

大规模集成电路对碳管材料的要求

对抗“短沟道效应”的新材料

细胞大小的晶体管是构建芯片的基本“砖块”。目前电子行业设计的最主流的逻辑电路是互补金属氧化物半导体(CMOS)技术，由P型和N型MOS晶体管组成。其中，连接源区和漏区的一层叫做“沟道”的半导体薄层非常重要。

根据著名的“摩尔定律”的描述，在价格不变的情况下，一个集成电路上可以容纳的元件数量每18-24个月就会翻一番，性能也会翻一番。但是，一旦CMOS晶体管缩小到10nm以下的工艺节点，沟道长度会缩短，出现“短沟道效应”，部分器件功能会丧失。

因此，科学家们正在探索新的结构或材料来解决这一问题，并进一步提高器件的能量利用效率。

在众多新型半导体材料中，半导体碳纳米管引起了一定的关注：它们具有超高的电子和空穴迁移率、原子厚度和稳定的结构，是高性能CMOS器件的理想沟道材料。

2017年，张志勇-彭练矛研究组在《科学》上发表了一篇文献，指出根据之前的实验结果，采用平面结构可以将碳纳米管CMOS晶体管的栅长降低到5nm，与相同栅长的硅基CMOS器件相比，具有10倍的本征性能和功耗的综合优势。

但要实现这种实验潜力，需要材料的制备、纯化、整理等技术基础。

准备、纯化和排列

碳纳米管是由六边形碳原子组成的多层圆管。长期以来，碳纳米管集成电路的发展一直受到材料问题的制约。关键是实现超高的半导体纯度，成直线排列，高密度和大面积均匀性。

通过超高半导体纯度和高密度，具体指标是半导体纯度超过99.9999%，密度达到每微米100-200个。

虽然在过去的20年里，学术界发展了各种制备、纯化和排列碳纳米管的方法，但都无法接近这个目标。这使得碳纳米管晶体管和电路的实际性能远远低于理论预期，甚至落后于相同工艺节点的硅基工艺至少一个数量级。

针对制备和纯化，张志勇-彭练矛研究组采用多重分散分选工艺技术，获得了超高纯度的碳纳米管溶液。

高密度高纯度半导体碳纳米管阵列的制备与表征

然后在对准方面，研究团队提出了尺寸受限自对准的组合，在4英寸晶圆上制备了密度为120/微米、半导体纯度为99.9995%、直径分布为1.450.23nm的碳纳米管阵列，理论上满足VLSI的要求。

基于这种材料，课题组已经批量生产了场效应晶体管和环形振荡器电路。100 nm栅长碳基晶体管的跨导和饱和电流分别达到0.9mS/微米和1.3mA/微米，室温下亚阈值摆幅为90mV/dec；钍

文末预计未来将应用于更大尺寸的晶圆(如8英寸晶圆)，需要进一步提纯。

该报向张志勇透露，研究小组实际上已经实现了8英寸晶圆的制作。这是一项可以大规模生产的技术，并且发展迅速。

在纯度方面，目前碳纳米管的半导体纯度已经达到99.9999%，但对于VLSI应用，仍需提高2-3个数量级。“进一步纯化将增加工艺步骤并降低产量，如何表征如此高的纯度存在挑战。需要工程方法来克服这些挑战。”他说。

高性能碳纳米管晶体管

张志勇认为，这一成果首次在实验中展示了碳纳米管器件和集成电路相对于传统技术的性能优势，迈出了推动碳基集成电路实用化发展的第一步。

他说，在加工技术还不太成熟的时候，碳基芯片可以作为硅基芯片的补充，增强硅基芯片的功能或性能，或者用于一些特殊的场合。一旦技术成熟，碳基芯片可能发展成为一个完整的应用领域，在主流计算领域发挥重要作用。

本文的第一作者是北京大学电子系博士生刘立军和工程师韩杰。张志勇和彭练矛是本文的合著者。湘潭大学湖南先进传感与信息技术创新研究院、浙江大学、北京大学纳米电子前沿科学中心等相关研究人员。也参与了合作。

本研究得到了国家重点研发计划“纳米技术”、北京市科委、国家自然科学基金等项目的支持。

标签：